ISD4004系列芯片的內部結構如圖1所示。
ISD系列芯片均有一個外部時鐘輸入引腳XCLK，如果該引腳接地，則芯片使用在出廠時已經設定的內部時鐘。如果對該引腳輸入一時鐘信號，則芯片內的采樣頻率就由外部時鐘頻率來決定，根據其資料顯示，當外部時鐘頻率為1024kHz時，內部聲音的采樣頻率是8kHz。
查閱ISD4004的數據手冊，其中并無關于改變時鐘頻率應用的說明，相反倒是有不能改變時鐘頻率的提示，原因是芯片內的抗混疊(antialias)電路和輸出濾波電路均已經是固定的，改變采樣頻率，會影響這兩個電路正常發揮作用。
但是在我們的應用中是降頻使用，采樣頻率降低，相當于抗混疊電路和輸出濾波器的設定頻率偏高，這樣應該不會對還原質量造成影響，有可能使信噪比下降，但如果頻率改變不大，信噪比下降將會很有限。
為了驗證我們的推論，進行了兩個測試，一個是降頻使用的測試，一個是分段降頻的測試，即在同一片中分別使用兩種不同的時鐘頻率的測試。
首先，在測試前，需要對ISD芯片編程器進行一些改造，我們將ISD4004的時鐘輸入XCLK引腳斷開，接入可調頻率發生器，測試芯片在不同時鐘頻率下的工作情況。我們用一片ISD4004-8M(
內部頻率1024kHz)，在錄音和重放時分別將外部頻率調整到682kHz和512kHz，與ISD4004-12M和ISD4004-16M相比較。經比較發現，ISD4004-8M在682kHz時，與ISD4004-12M在錄放效果上，基本上沒有可察覺的差別；在512kHz時，與ISD4004-16M相比，除感覺聲音略微有些“發毛”外，也沒有明顯的差別，這就證明，ISD芯片可以適當降低頻率使用，以獲得更長的錄放時間，適合在對語音質量要求不是很高，以及頻率降低的范圍不很大的應用中。
第二步，測試在同一芯片內使用不同的時鐘頻率，具體測試方法是，使用ISD4004-8M芯片，前半段錄音使用1024kHz的時鐘頻率，然后調低到682kHz,再繼續錄音;重放時，前半段使用1024kHz的頻率，后半段使用682kHz的頻率。測試結果證明，這樣的做法是可行的。
變頻使用ISD芯片時，有三個問題是在定頻使用時不會遇到的，一個是芯片的變頻錄制，第二是變頻芯片的復制，第三個是重放時的頻率控制。
對于第一個問題，因為我們的產品中語音數據的存放比較有規律，音標、字母、單詞、詞組順序存放，也就是說采用1024kHz高頻率的數據均在前半段，而后半段均采用低頻率。低頻率段的具體頻率，應根據具體需要的錄音時間長短來決定，頻率越低，錄音時間越長，但是相應的錄音質量越低，因此應該采用盡可能高的頻率。經過測算，如果采用750kHz左右的頻率，剛好可以把所有的內容錄完。
錄制完一個母片，其余生產用的芯片均可以由這個母片復制產生。不過，對于改變采樣頻率使用的芯片，必須按照低一檔次的芯片進行設置。
我們低頻段使用的是750kHz,這樣應該按照系統頻率是682.7kHz的ISD4004-12M設置。因為對后半段語音信號來說，如果使用更高的頻率來重放，必然會引起音調的升高，但是因為ISD4004-8M芯片內部的濾波器已經固定在了3.4kHz，這樣就可能引起語音中高頻部分的損失；而如果設成更低的系統頻率，雖然音調降低，但因為ISD芯片具有良好的低頻響應，因此在復制出的芯片重新以原頻率放音時，不會有聲音質量的損失。
為了在系統中重放時能夠隨時改變ISD芯片的時鐘頻率，我們采用了如圖2的電路。
電路中，MCU端接單片機控制輸出，XCLK接ISD芯片時鐘輸入。當模擬開關關閉時，振蕩電路以較低的頻率(約750kHz)振蕩，當模擬開關接通時，等效電阻減小，振蕩電路頻率升高(約1024kHz)。。
經過實際應用，證明ISD芯片的變頻使用的方案是可行的，達到了預期的目的。
